## STATIC RAM

Patent Number:

JP4053090

Publication date:

1992-02-20

inventor(s):

KAMURO SETSUSHI

Applicant(s):

SHARP CORP

**Requested Patent:** 

JP4053090

Application Number: JP19900160883 19900619

Priority Number(s):

IPC Classification:

G11C11/412

EC Classification:

Equivalents:

### **Abstract**

PURPOSE:To obtain an SRAM having a stable characteristic by composing all FFs, which constitute a memory cell, of NMOS transistors.

CONSTITUTION:In the manner of micro, a fine threshold current flows in NMOS transistors TrQ5 and Q6 which gates are connected to sources. The sub-threshold current of the loading elements Q5 and Q6 constituting the inverter is utilized as a load current. Next, a power source VM of the memory cell is set at a low potential when a test and the potential of one bit line is set high. In such a state, when the load element of the selected memory cell is not disconnected, the TrQ5 and Q6 as the load elements on the side of the high potential bit line are turned to the ON state and operated to pull down the potential of the high-potential bit line toward the power source VM set at the low potential. As the result, since the potential of the high-potential bit line is made lower than the original potential, it is decided by detecting the potential that the load elements of the memory cell are normal.

Data supplied from the esp@cenet database - I2

		÷.

# ◎ 公 開 特 許 公 報 (A) 平4-53090

Sint. Cl. 5

識別記号

庁内整理番号

43公開 平成4年(1992)2月20日

G 11 C 11/412

7323-5L G 11 C 11/40

3 0 1

審査請求 未請求 請求項の数 2 (全5頁)

**9発明の名称** スタテイツクRAM

②特 頤 平2-160883

**20**出 願 平2(1990)6月19日

@発明者 秃

節 史

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

の出 願 人 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

個代 理 人 弁理士 梅 田 勝 外2名

#### 明細・曹

- 1. 発明の名称 スタティックRAM
- 2. 特許請求の範囲
- 1) メモリセルが、2つのインバータをクロスに 接続したフリップフロップを含んでなるスタティッ クRAMにおいて、

第1のしきい値VIを有するNチャネルMOSトランジスタからなる駆動案子と、ゲートをソースに接続し、上記駆動案子のしきい値より小さくかつ高電位側の電荷のリーク磁流を補償する第2のしきい値VIに設定したNチャネルMOSトランジスタからなる負荷索子とを接続してインバータが構成されてなることを特徴とするスタティックRAM。

2)メモリセルが、2つのインバークをクロスに 接続したフリップフロップを含んでなるスタティックRAMにおいて、

第1のしきい値V,を有するNチャネルMOS. トランシスタからなる駆動素子と、ゲートをソー スに接続し、上記駆動素子のしきい値より小さくかつ高電位側の電荷のリーク電流を補償する第2のしきい値V。に設定したNチャネルMOSトランジスタからなる負荷素子とを接続してインバータを構成し、上記インバータをクロス接続してなるフリップフロップの電源に、電源電圧を選択的に低電位に切り換え可能な手段を接続したことを特徴とするスタティックRAM。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はスタティックRAM(以下、SRAM と省略する)に関するものである。

(従来の技術)

近年はメモリの容量が大きくなってきており、このような大容量化に伴って動作の高速化及び低消費電力化が求められている。このような大容量SRAMのメモリセル部を一種類のMOSトランジスタ(一般にNチャネルMOSトランジスタ)だけで構成した回路として、一般に第5図に示すような駆動素子Q、Q。に対して高抵抗を負荷素

子R.、R.とする二つのMOSインバータをクロス接続したフリップフロップ構成の回路が用いられている。

#### (発明が解決しようとする問題点)

このような従来の回路構成において、高抵抗負 荷索子R,, R,の抵抗値としては、A点またはB 点の高電位側の電荷が拡散領域やオフ状態の駆動 索子を介して流れるリーク電流により減少する電 荷を補償することができる範囲でできるだけ大き な値が望ましい。

しかし、従来回路における高抵抗負荷素子はポ リシリコンで構成され、不純物の注入によりその 抵抗値を制御するのが一般的である。

処で、上記SRAMの製造工程において、高抵抗負荷索子R、R。の抵抗値を制御するプロセス工程と、この高抵抗負荷索子が補償するべきA点またはB点の電荷をリークさせる拡散領域やYOSトランジスタを作るプロセス工程とは夫々異なる工程で行われており、そのためプロセスのばらつきに対してそれぞれが関係なく別々の特性変化を

する。

またメモリセルが、2つのインバータをクロスに接続したフリップフロップを含んでなるスクティックRAMにおいて、第1のしきい値V。を有するNチャネルMOSトランジスタからなる駆動索子と、ゲートをソースに接続し、上記駆動索子のしきい値より小さくかつ高電位側の電荷のリーク電流を補償する第2のしきい値V。に設定したNチャネルMOSトランジスタからなる負荷索子とを接続してインバータを構成し、上記インバータを存成してインバータを構成し、上記インバータをクロス接続してなるフリップフロップの電源に、電源電圧を選択的に低電位に切り換え可能な手段を接続して構成する。

## (作用)

ゲートをソースに接続したNMOSトランジス タは、マクロに見ればオフ状態であるが、ミクロ に見れば微少なサブスレッショルド電流が流れる。 このインバータを構成する負荷素子のサブスレッ ショルド電流を負荷電流として利用する。

つぎに、テスト時にはメモリセルの電源Vaを

呈することになる。しかも、高抵抗負荷索子を作るために余分なポリシリコンの工程を必要とする。 また上記回路構成のSRAMでは、高抵抗索子 を負荷としているため、この負荷索子に欠陥が生 じている場合、これを検出するためには、一般に 長時間の高温エージングを必要とする。

本発明はこのような点に鑑みてなされたもので、 高抵抗ポリシリコン負荷索子を使わないで構成で きるSRAMメモリセルを提供し、また負荷索子 の欠陥検出を容易にしたSRAMを提供すること を目的とする。

#### (問題点を解決するための手段)

本発明のSRAMは、メモリセルを構成するフリップフロップのクロスに接続されたインバータを、第1のしきい値V,を有するNチ+ネルMOSトランジスタからなる駆動素子と、ゲートをソースに接続し、上記駆動案子のしきい値より小さくかつ高電位側の電荷のリーク電流を補償する第2のしきい値V,に設定したNチ+ネルMOSトランジスタからなる負荷索子との接続により構成

例えば接地レベルのような低電位にし、かつ、一方のピット線電位を高電位に設定する。この状態で、選択されたメモリセルの負荷素子が断線していなければ、高電位ピット線側の負荷素子であるNMOSトランジスタはオン状態となり、高電位ピット線電位を低電位に設定した電源Vmに向かって引き下げるように作用する。その結果、高電位ピット線の電位はもとの電位より低くなるので、この電位を検出してメモリセルの負荷素子が正常であることを判定する。

#### (実施例)

第1図は本発明の一実施例のSRAMメモリセル回路図である。Q1~Q6は総てNMOSトランジスタであり、駆動素子であるドライバートランジスタQ1に対して、ゲートをソースに接続したトタンジスタQ5を負荷素子として一方のインバータを構成する。次に、ドライバートランジスタQ2に対してゲートをソースに接続したトランジスタQ6を負荷案子とする他のインバータを設け、相互にクロス接続してフリップフロップを構

成している。上記インバータを構成するMOSトランジスタは、ドライバートランジスタQ1、Q2 がしきい値V,に設定されているのに対して、負荷素子Q5、Q6は後述するように、V,より小さいしきい値V,に設計されている。

トランジスタQ3とQ4は上記フリップフロップにデータを審き込んだり、データを読み出したりするためにピット線との間でデータのやり取りをするメモリセル選択用のトランジスクで、両トランジスクQ3、Q4のゲートは共にメモリセルを選択するためのワード線につながっている。第2図はMOSトランジスタのサブスレッショルド特性の説明図である。横軸にゲート電圧Vcs、縦軸に対数でドレイン電流losをとり、それぞれしきい値の異なる4種類の特性曲線を示している。図から明らかなように、同じゲート印加電圧Vcsにおいても、しきい値の異なるMOSトランジスタでは異なるドレイン電流lpsが流れることが判る。

処で上記第1図のメモリセルにおける負荷索子.

介して供給される。この切り換え回路2の入力信号では通常"0"レベルであり、電源Vxには高電位が供給されている。テスト時にはT入力が"1"レベルになり、Vxは接地電位になり、電源Vxへの印加電圧が切り換えられる。

NMOSトランジスタT xLoとT xLiはそれぞれ ピット線 B xoおよび B x,のブルアップトランジス タである。コラムアドレス信号 C j xによりピット ・ 線選択トランジスタT j xoおよびT j xi を選択して ピット線 B xoと B xiをそれぞれデータ線 D xoおよ び D xi に接続する。

データ線制御回路3.、3.に含まれたNMOSトランジスタTokerとTokerは、テスト時(Tが論理"1"の時)または非テスト時(Tが論理"0"の時)にかかわらず、チップ選択信号CSと香き込み信号Wが共に論理"1"の時、データ入力信号Dの論理レベルに応じてオンかオフの状態となる。NMOSトランジスタTokerとTokerは非テスト時にチップ選択信号CSと香き込み信号Wが共に論理"1"のとき、データ入力信号D

Q5とQ6はともにゲートをソースに接続しているためゲート・ソース電圧Vcoklのボルトとなり、第2図におけるVcoがのボルトの場合に対応する微少なサブスレッショルド電流が、負荷電流Iooとしてトランジスタの5とQ6を流れる。この電流IooはMOSトランジスタのチャネル部作成時に行うイオン注入プロセスなどにより容易に制御可能であり、本実施例では、メモリセルを構成するフリップフロップの高電位側の電荷が拡散領域やオフ状態のトランジスタを介して流れるリーク電流により減少する電荷を補償し得るサブスレッショルド電流を呈するしきい値ViをもつMOSトランジスタとして設計する。

次に上記回路からなるメモリセル1の負荷素子 に生じる断線等の欠陥をテストするための動作に ついて、第3図を用いて説明する。第3図は上記 メモリセル1およびその周辺制御回路図である

Vnはメモリセル1の電源であり、第4図に示すようなPMOSトランジスタTvmeとNMOSトランジスタTvmeとNMOSトランジスタTvmで構成される切り換え回路2を

の論理レベルに応じてオンかオフの状態となる。 たとえば、データ入力信号Dの論理レベルが"O" のとき、データ線制御回路3., 3.のトランジス タToke,とTok,。は共にオフでToke,とTok,は 共にオン状態である。データ入力信号Dの論理レ ベルが "I" のときはそれぞれのトランジスタは 逆の状態になる。NMOSトランジスタTnkaeと Tpxioはテスト時にチップ選択信号CSと書き込 み信号Wが共に論理"1"のとき、データ入力信 号Dの論理レベルに応じてオンかオフの状態とな る。たとえば、テスト時で、チップ選択信号CS と書き込み信号Wが共に論理"1"のとき、デー タ入力信号Dの論理レベルが"O"であればTukos とTokiiは共にオン状態となり、TokoiとTokia は共にオフ状態となる。データ入力信号Dが論理 レベル"1"であれば、これらのトランジスタは それぞれ逆の状態となる。非テスト時におけるデ ータ線制御回路3., 3.のトランジスタTnuoi、 Toure、ToursおよびToursの動作は通常の SRAMにおけるデータ書き込み動作と同様であ

り、以下の説明は省く。

上記ピット線Bxo、Bxiのレベルを検出するための検出回路4は、インパータINVxo、INVxi及び各インパータの出力をゲートに入力したPMOSTxoo、Txoo、Txoo、上記PMOSトランジスクのドレインをプルダウン抵抗Rxが接続された検出線Laxに接続して構成されている。

次に上記メモリセル及び周辺制御回路からなる SRAMの負荷素子の欠陥テストの動作を説明する。

デスト時(Tが論理"1"の時)で、チェブ選択信号CSと書き込み信号Wが共に論理"1"の時を考える。データ入力信号Dの論理レベルが"0"であれば、トランジスタTake」とTakisはオフ状態で、TakosとTakidオン状態である。この状態でデータ線Dxoとピット線Bxoは高電位になり、データ線Dxoとピット線Bxoは低電位になる。選択されたワード線により選択されたメモリセルでは、モのメモリセル選択用トランジスタQ3とQ4はオン状態にあり、ビット線Bxoから

ビット線Bxoが高電位であっても、今回は負荷索子Q5を介して接地電位のVxに電流が流れないので、ビット線Bxoの電位は高電位のままであり、インパータ INVxoの出力は低電位となり、PMOSトランジスタTxroがオンとなる。この結果、検出線Louは高電位となり、検出信号Tourに論理"1"を出力し、メモリセル内の負荷素子の異常を示す。

以上の説明は、データ入力信号Dの論理レベルが"O"の場合について述べたが、データ入力信号Dの論理レベルが"1"の場合にも、データ線やビット線の左右の動作を反転して考えれば同様である。

以上の説明では、テスト時に本来高電位であるはずのビット線電位の電圧低下を検出する回路としてインバータ【NVxoと【NVxi、PMOSトランジスタTxpoとTxpiおよびプルグウン抵抗RLを使用しているが、インバータの代わりにノンインバータを使い、PMOSトランジスタのわりにNMOSトランジスタを使い、そのソースを接地

Q3と負荷素子Q5を介して接地電位のVxに向。 かって電流が流れ、ピット線Bacの電位を下げる。 ここでピット線Bxoの電位低下の度合は、デー タ線制御回路のトランジスタTokos、プルアップ トランジスタTulo、ピット線選択トランジスタ Tueo、メモリセル内のトランジスクQ3および Q5の設計により適当に設定できる。この低下し た電位を検出回路4のインバークINV。により 論理"0"レベルの入力と判定させる。一方、ビッ ト線Bwiはもともと低電位であるのでインパータ INVょの入力も論理"0"レベルである。この 結果、PMOSトランジスクTaptは共に オフである。他のコラムでも正常であれば、検出 線しocにつながっているPMOSトランジスタは すべてオフであり、ブルグウン抵抗Riにより検 出線しatは低電位であり、アンプTARPを介して 検出信号Tourに論理 "0" を出力し、正常であ ることを示す。

次に、選択されたメモリセルの負荷素子Q5の ゲートまたはソースが断線している場合を考える。

電位にして、ブルダウン抵抗の代わりにブルアップ抵抗を使用してもTourの極性が反転するだけで同様の効果を得ることができるし、当然、その他の方法でビット線電位の電圧低下を検出しても構わない。また、抵抗R」は便宜上抵抗として示してあるが、抵抗成分を持つものであればMOSトランジスタであってもその他のもので実現しても構わない。

## (発明の効果)

以上述べたように本発明によれば、メモリセルを構成するフリップフロップを、総てNMOSトランジスタで構成することができ、高抵抗ポリンリコン負荷素子を要素とするメモリセル構造に比べ、回路設計が容易になるだけでなく特性の安定したSRAMを得ることができ、実用的に極めて有効である。

またメモリセルにおける負荷素子の断線などの検 出のために従来必要とした長時間の高温エージン グをなくすことができ、生産性の向上を図ること ができる。

# 4. 図面の簡単な説明

第1図は本発明のメモリセルの回路図、第2図はMOSトランジスクのサブスレッショルド特性の説明図、第3図は本発明のメモリセルとその周辺制御回路図、第4図は第3図の電源Vnの切り替え回路図、第5図は従来の高抵抗負荷索子によるSRAMメモリセルの回路図である。

Qı, Qı: ドライバートランジスタ


Qs. Qs: 負荷索子

1:メモリセル 2:切り換え回路


4:検出回路

代理人 弁理士 梅田 勝 (他2名)


# 特開平4-53090 (5)




第1図



第2回





7-1-12k

第5 図

		<i>t</i> 0
		•

.